首页 > 标签:Verilog(中的posedge用法是什么为什么有这两个错误)